24小时服务热线:18923830091

当前位置:芯德斯 >> 解密技术 >> 浏览文章

浅谈IC前端设计和后端设计

    很多刚接触IC芯片解密的朋友也许都有这样的疑问:什么事IC的前端设计和后端设计呢?他们有什么区别呢?
    有人这样认为:一个好的前端IC设计师不应该叫设计师而应该叫科学家。而后端则是将蓝图变成真正的高楼,就是将你设计的电路制造出来,要在工艺上实现你的想法。
    1、前端主要负责逻辑实现,通常是使用verilog/VHDL之类语言,进行行为级的描述。而后端,主要负责将前端的设计变成真正的schematic&layout,流片,量产。打个比喻来说,前端就像是做蓝图的,可以功能性,结构性的东西。而后端则是将蓝图变成真正的高楼。
    2、前端设计主要是进行功能设计,代码的编写,要会使用硬件描述语言,也就是上面有提到的verilog/VHDL等,当然,也会要使用一些仿真软件。后端设计需要的则会更加多一些了,包括综合,到P&R,以及最后的STA,这些工具里candence和synopsys都有一整套系统的。
    3、其实前端和后端对于编程没有特别的要求。前端的设计会需要使用硬件描述语言来写代码,但是,需要注意的是,这里指的是"描述",而不像是C或者java之类的强调编程技巧啊什么的。所以,这个选择就看你自己了,而与编程没有什么特别的关系了。
    一般来说,可以将版图实现前的所有设计都认为是前端设计,应该包括系统级设计,行为级设计,RTL级设计和晶体管级设计;后端设计是将晶体管级设计在版图上实现,数字前端设计一般都做到RTL级,是因为其后的前端设计步骤一般已经由foundry完成,RTL级已经可以使用现成的由MOS构成的功能单元了(IP是一个新的发展)。而对于analog的前端设计,则一般要完成到MOS级别,才能算完成前端设计。前端可能用到的软件由于设计层次不同,类别很多:如HSPICE, synopsys的DC,VCS,cadence的spectre,所用到的语言有verilog HDL,  VHDL,  System C, Verilog A 等;而后端设计就是用MOS完成版图(analog),或用MOS构成的单元来组合完成版图(digital)。常用工具有L-EDIT,Cadence的se, virtuso等 。
    除了RTL编程和仿真这两个基本要求外,前端设计还可以包括IC系统设计、验证(verification)、综合、STA、逻辑等值验证(equivalence check)。其中IC系统设计最难掌握,它需要多年的IC设计经验和熟悉那个应用领域,就像软件行业的系统架构设计一样,而RTL编程和软件编程相当。适合作为IC设计的入门。
还有一些即可以属于前端也可以属于后端的灰色领域,比如DFT(design for test)
    后端设计简单说是P&R,但是包括的东西不少,像芯片封装和管脚设计,floorplan,电源布线和功率验证,线间干扰的预防和修正,时序收敛,STA,DRC,LVS等,要求掌握和熟悉多种EDA工具以及IC生产厂家的具体要求。要达到jeze的程度,没5年时间不行。

微信扫描二维码咨询